[공학][디지털 회로 설계] 4-Bit D Flip Flop 설계
페이지 정보
작성일 20-07-10 01:41
본문
Download : [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계.hwp
전기적으로 두개의 안정된 상태를 가지고 있어서 입력된 한 비트 신호를 저장할 수 있는 전자 회로, 입력과 출력 신호 變化는 clock과 동기 되지 않는다.
2) 방법 :
`1-bit flip flop`
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다. Latch는 디지털 회로에 있어서 하나의 데이터 입력, 다른 하나의 클록 입력, 그리고 하나의 출력을 갖는다.
`4-bit flip flop`
(4) preset, clear, clock을 입력하고, D가 0에서 3인 벡터를 input으로 Q와 notQ를 output으로 하는 4bit의 D F/F을 1bit F/F를 통해서 만든다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.
3. theory(이론)
(1) Latch
EN
S
R
1
0
0
(no change)
1
0
1
0
1
1
0
1
1
1
1
(lllegal)
0
X
X
(no change)
디지털 논리회로에 있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로를 말한다.
(2) 위와 동일한 입출력을 가진 1 bit D F/F을 logic gate로 설계한다.
[공학][디지털 회로 설계] 4-Bit D Flip Flop 설계
Download : [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계.hwp( 81 )
[공학][디지털 회로 설계] 4-Bit D Flip Flop 설계
[공학][디지털 회로 설계] 4-Bit D Flip Flop 설계 , [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계공학기술레포트 , [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계
[공학][디지털,회로,설계],4-Bit,D,Flip,Flop,설계,공학기술,레포트
순서
![[공학][디지털%20회로%20설계]%204-Bit%20D%20Flip%20Flop%20설계_hwp_01.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%5D%204-Bit%20D%20Flip%20Flop%20%EC%84%A4%EA%B3%84_hwp_01.gif)
![[공학][디지털%20회로%20설계]%204-Bit%20D%20Flip%20Flop%20설계_hwp_02.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%5D%204-Bit%20D%20Flip%20Flop%20%EC%84%A4%EA%B3%84_hwp_02.gif)
![[공학][디지털%20회로%20설계]%204-Bit%20D%20Flip%20Flop%20설계_hwp_03.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%5D%204-Bit%20D%20Flip%20Flop%20%EC%84%A4%EA%B3%84_hwp_03.gif)
![[공학][디지털%20회로%20설계]%204-Bit%20D%20Flip%20Flop%20설계_hwp_04.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%5D%204-Bit%20D%20Flip%20Flop%20%EC%84%A4%EA%B3%84_hwp_04.gif)
![[공학][디지털%20회로%20설계]%204-Bit%20D%20Flip%20Flop%20설계_hwp_05.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%5D%204-Bit%20D%20Flip%20Flop%20%EC%84%A4%EA%B3%84_hwp_05.gif)
![[공학][디지털%20회로%20설계]%204-Bit%20D%20Flip%20Flop%20설계_hwp_06.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%5D%204-Bit%20D%20Flip%20Flop%20%EC%84%A4%EA%B3%84_hwp_06.gif)
레포트/공학기술
설명
디지털 회로설계
1. 題目(제목) : 4-Bit D Flip Flop 설계
2. 개요 :
1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다.
`4-bit flip flop`
(4) preset, clear, clock을 입력하고, D가 0에서 3인 벡터를 input으로 Q와 notQ를 output으로 하...
디지털 회로설계
1. 題目(제목) : 4-Bit D Flip Flop 설계
2. 개요 :
1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다.
(2) 위와 동일한 입출력을 가진 1 bit D F/F을 logic gate로 설계한다. 즉 디지털 회로의 입력이 처음 되면 입력되고 있는 데이터는 저장되고 클럭 입력이 비활성화될 때 출력으로 전달된다 Latch는 출력신호와 출력의 變化가 clock…(생략(省略))
다.
2) 방법 :
`1-bit flip flop`
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(5) 설계한 F/F를 결과 값을 출력하여 이해한다.
(3) 둘의 설계 과정과 결과를 비교해 본다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.
(3) 둘의 설계 과정과 결과를 비교해 본다.